Bahay > Mga produkto > CY7C1565KV18-550BZXC
CY7C1565KV18-550BZXC
  • CY7C1565KV18-550BZXCCY7C1565KV18-550BZXC

CY7C1565KV18-550BZXC

Ang Kinglionski ay ang ahente at distributor ng Cypress electronic component model na CY7C1565KV18-550BZXC, na tumututok sa dayuhang kalakalan ng mga elektronikong sangkap sa loob ng 12 taon. Gumagawa lamang ito ng bago at orihinal na packaging, na may makatwirang presyo at mataas na kalidad, at nagsisilbi sa karamihan ng mga European at American market.

Magpadala ng Inquiry

Paglalarawan ng Produkto

Ang CY7C1565KV18-550BZXC ay kabilang sa 72-Mbit QDR® II+ SRAM Four-Word Burst Architecture (2.5 Cycle Read Latency) ng Cypress electronic components.Ang CY7C1565KV18-550BZXC ay kasabay na pipelined Burst SRAM na nilagyan ng read port at write port. Ang read port ay nakatuon sa read operations at ang write port ay nakatuon sa write operations.


Dumadaloy ang data sa SRAM sa pamamagitan ng write port at dumadaloy palabas sa read port. Ang mga device na ito ay nagpaparami ng mga input ng address upang mabawasan ang bilang ng mga pin ng address na kinakailangan. Sa pamamagitan ng pagkakaroon ng magkahiwalay na read at write port, ganap na inaalis ng QDR II+ ang pangangailangang âturnaroundâ ang data bus at iniiwasan ang anumang posibleng pagtatalo ng data, sa gayon ay pinapasimple ang disenyo ng system. Ang bawat pag-access ay binubuo ng apat na 36-bit na paglilipat ng data sa kaso ng CY7C1565KV18-550BZXC, sa dalawang cycle ng orasan.


Mga Tampok ng Produkto


Uri

Pangunahing tampok ng produkto

CY7C1565KV18-550BZXC

Paghiwalayin ang mga independiyenteng read at write data port

550-MHz na orasan para sa mataas na bandwidth

Four-word burst para sa pagbabawas ng address bus frequency

Available sa 2.5-clock cycle latency



Paglalarawan ng Produkto

Ang CY7C1565KV18 ay 1.8-V synchronous pipelined SRAM, na nilagyan ng QDR II+ architecture. Katulad ng QDR II architecture, ang QDR II+ architecture ay binubuo ng dalawang magkahiwalay na port: ang read port at ang write port para ma-access ang memory array. Ang read port ay may nakalaang data output para suportahan ang read operation at ang write port ay may dedikadong data input para suportahan ang write operations.



Ang pagpapalawak ng lalim ay nagagawa sa pamamagitan ng pagpili ng port, na nagbibigay-daan sa bawat port na gumana nang nakapag-iisa. Ang lahat ng kasabay na input ay dumadaan sa mga input register na kinokontrol ng K o K input clocks. Ang lahat ng mga output ng data ay dumadaan sa mga rehistro ng output na kinokontrol ng K o K input clocks. Ang mga pagsusulat ay isinasagawa gamit ang on-chip na kasabay na self-timed write circuitry.



Mga Hot Tags: CY7C1565KV18-550BZXC, China, Mga Supplier, Pakyawan, Bumili, May Stock, Sipi, Diskwento sa Presyo
Kaugnay na Kategorya
Magpadala ng Inquiry
Mangyaring huwag mag-atubiling ibigay ang iyong pagtatanong sa form sa ibaba. Sasagot kami sa iyo sa loob ng 24 na oras.
X
We use cookies to offer you a better browsing experience, analyze site traffic and personalize content. By using this site, you agree to our use of cookies. Privacy Policy
Reject Accept